多芯片模块(MCM)

利用新型少芯片封装克服MCM的缺陷
多芯片模块虽然可以提供极高的互连密度，但其高昂的成本一直限制了它的使用。近年来研究人员又提出了一种和多芯片相对的少芯片封装概念，它克服了以往设计的不足，能满足目前电子产品在成本和功能上的要求。90年代初期，多芯片模块(MCM)曾被认为是最佳互连封装技术，可以满足不断发展的电子工业的要求。MCM技术将多个裸片固定在一个基板上连在一起，裸片之间非常接近，可以减少互连延迟。当时一个典型的MCM可能含有二十多个裸片，密封在一块低温共烧陶瓷(LTCC)或沉积基板上。MCM通常用于军事、航天或高性能计算机设备上，这类应用一般不太计较价格。虽然IBM和富士通都在他们的大型计算机中使用了MCM并取得成功，但MCM从未在商业上达到预期的效果。由于裸片测试和基板返修方面的原因，MCM一直没有能在PC/工作站这个利润非常高的庞大市场中得到广泛采用。此外只要一个器件失效，基板连带上面好的器件都得扔掉，所以这是一种商用上无法接受的高成本技术。
最近两三年来，MCM技术通过少芯片封装(FCP)的形式获得了新生。FCP有时也称为多重芯片封装(MCP)，已有越来越多的公司出于技术和商业的原因正在接受FCP。虽然这些FCP看起来与它们的单芯片同类没什么区别，但它们确实完全不同于90年代初期的MCM，今天的FCP不再使用多达二十个的裸片，一般只用2～4个裸片装在球栅阵列封装基板上(图1)。这一“再生”应部分归功于裸片测试和运送技术的改善以及低成本高性 能基板的出现，随着FCP逐渐成为系统级芯片(SoC)的替代方案，进一步还产生了系统级封装(SiP)
替代系统级芯片
现在拥有最新工艺技术的半导体制 造商们可以在单个硅片中制造出上千万个门电路，芯片设计人员不再为门的数目发愁，而是要考虑如何充分利用所有的门电路。由于产品寿命周期缩短以及面市时间压力增大，从零开始设计每一个门电路已变得不太现实，因此许多器件制造商转而采用预先设计好的电路单元，即通常所说的知识产权(IP)。使用IP模块可以将不同来源的电路组合在一个芯片中，促成了SoC的出现。
虽然SoC潜在的性能非常引人注目，但在许多实际应用方面还很不明确。一个SoC设计可能需要从多个供应商处购买使用不同生产工艺的IP模块，例如将0.25μm工艺设计的微处理内核和用0.18μm工艺设计的开关和存储器内核结合在一起，或者在SoC中采用砷化镓(GaAs)和锗化硅(SiGe)混合半导体技术等等，这些都是它所面临的问题。
IP模块的供货情况和价位也需要考虑。有些场合只能使用高性能IP单元(如DRAM、RAMDAC等)，这些仅有少量硅片制造厂才能生产，结果就得不到最好的价格，甚至还会出现只有一个供应商的糟糕局面。对于设计灵活性至关重要的快速变化市场来讲，这种硅片集成的成本太过高昂。
FCP作为IP复用的一种替代技术，没有SoC在商业和技术上的缺点却拥有与其相同的优点。在FCP中，IP模块按它们各自的裸片方式制造并组合在一块高性能基板上，这种系统级封装在业界不像SoC那样名声不好，因此很多半导体和系统制造商都使用FCP作为控制风险和向市场提供新产品的一种手段。
FCP的优点
由于印刷线路板(PCB)对其上面器件性能的影响不断增加，半导体制造商也越来越卷入到了PCB领域内。器件供应商在出售芯片组时会附上详细的技术资料，介绍元件放置、布线层以及线路板布局限制等方面的内容，当用户抱怨芯片组性能不能达到要求时，一般都可归因于他们的PCB布局与供应商建议的不符。通过以FCP形式提供芯片组，供应商能够更深入地控制用户系统中芯片组的性能。除了能减少线路板布局不当而造成的问题外，FCP所用板的尺寸、I/O数目和功耗也比较少。
用FCP的芯片组与用封装器件的相比，可大大减少线路板面积。由于裸片之间靠得很近，FCP中器件之间的互连长度也大为缩短，其直接后果就是缩短了互连延迟、减少串扰、降低容抗并且可以在裸片中使用小功率I/O缓冲器。
芯片组制造商还使用FCP作为制作宽带高速总线的一种方法，使得板上只需较少的I/O数量。要将今天所用1Gbyte/s带宽在不远的将来增加到100Gbyte/s，使用现有PWB技术实现是非常困难的，而将FCP用于这种高速宽带总线则可以经济地使用具有高布线密度和低介电常数的高性能层压基板。FCP中互连长度较短，可以减少为消除快速开关速度造成寄生电容和寄生电感所需的电源和接地引脚。
SoC面对的难题之一是将SiGe和GaAs组合在一起的混合技术，而FCP就很容易解决。因为FCP使用裸片，混合器件可以很容易组合在一起而与其工艺无关，此外FCP还能将表面贴装器件或分立的片式电容电阻与裸片放在一起使用。
控制商业风险
如果FCP的性能优势还不足以说明使用它的理由，可以再从商业角度来考虑：FCP能够控制风险并使产品快速投放市场。虽然SoC有极佳的性能，但FCP有时是多种不同IP或混合半导体技术组合的唯一可行方案。当面市时间和市场接受度成为主要因素时，FCP可以提供一个极具吸引力的风险控制策略，譬如像竞争激烈的图像市场。
那些在市场上取得成功的图像处理产品制造商其秘诀之一就是他们乐于使用FCP作为获得成功设计的手段。新一代需多种不同IP的产品用FCP可以很容易生产出样品并进行演示，而开发SoC则要花费很长时间。FCP使制造商能够快速开发出系列产品，并通过将图像处理器和不同数量的存储器或其他功能器件组合在一个FCP中，容易地为多种平台和价位找到解决方案。FCP还可用于引脚兼容产品，使用户设计变得更加方便。
技术实现
对无线通信、数字消费类产品和因特网基础设备产品的需求成为推动FCP的市场动力，但多层基板技术和裸片测试及运送的突破则是FCP成功的首要原因，而这一切正是MCM以前的失败之处。
MCM的一个缺点是随着越来越多的裸片装在一个模块里，潜在的故障几率将呈指数倍增长。虽然FCP也有这种可能，但它使用了一个更加注重实效的设计原则，只用到很少的裸片再加以更好的测试方法，而取得极大成功。由于一个封装中只使用2～4个裸片，可靠性工程师可根据每个裸片的可靠性数据有把握地预测出FCP的成品率，为进一步增加信心，通常还可以花费少量代价进行额外的晶圆级测试。
基板技术取得的种种重大突破如顺序叠加(SUB)、低K介质和微过孔等使FCP在商用中获得了很强的生命力，因为FCP基板尺寸比传统的PCB小很多，所以能经济地在FCP中实现高宽带互连并用少量费用增加引线密度。用传统PCB技术实现高宽带互连需要增加板的面积和层数，会使板子的费用超过高密度基板。
多层基板的吸潮性一直是它在恶劣条件下(如汽车中)使用的障碍，新型层压材料和工艺现在已可以满足这类苛刻环境的潮气饱和标准要求，使之能用在传统上由陶瓷基板占主导的应用领域。
FCP设计要点
FCP中裸片的数目和复杂度会影响封装的性能并能产生多种设计方案和考虑选项，如封装中应该用多少个裸片？该用怎么样的裸片？是用引线焊接还是倒装芯片技术？设计能否在希望的层数里完成？会遇到什么样的信号完整性问题？设计采用外包还是内部进行？这些还只是制造FCP的部分问题。遗憾的是许多传统封装设计工具都缺乏必需的功能，不能对这些考虑因素做出快速评估或实现。
完成FCP所需要的设计软件应易于使用，能提供如柔性裸片输入、引线焊接和高密度自动布线等先进IC封装技术所需的专用功能，此外还应该有评估电气性能和工艺性的分析功能以及类似于制作图纸和文件之类的基本功能。
引线焊接
对大多数FCP设计来讲，由于每个裸片上的I/O数较少(不到800个)而能使用标准自动化引线焊接，所以用引线焊接比倒装芯片更为经济。但是大多数引线焊接设备是针对单片封装件的，因此在FCP中布置裸片时应注意让出线焊工具所需空间。
FCP设计软件还应能提供在线例行检查，不断地监测制造方面的要求使之符合规范。设计软件应具有多环基板焊盘及引线焊接等快速生成和编辑功能，虽然大多数设计工具能提供引线焊接，但有些需做很长的设置而且还要用到繁琐的规则，严重地限制了给定时间内评估完成的数量。对多个引线焊接图样进行快速评估可以早一些发现它能否进行装配并完成设计。
基板布线
FCP的基板一般为4～6层，常常还包括为提高电气性能的专用电源层。布线设计包括从裸片I/O焊盘到阵列球焊盘的连线，最终互连结果趋向于没有任何方向，在层面上有些部位将按对角线方向走线(图2)。这是与PCB的根本不同之处，PCB中一般按垂直/水平两个主要方向走线并在相邻层中交替布置，最终的布线很均匀。但FCP基板尺寸较小而且器件相互之间靠得很近，所以FCP不存在主要布线方向。
目前许多80年代后期到90年代中期开发的主布线方向概念自动化布线技术到今天还有市场。FCP即使只有很少的元件和连接，但由于它的非方向特性，所以对走线的要求仍比大多数PCB自动走线程序能完成的功能要复杂得多。FCP的自动布线需要能在给定层面上以任何角度进行走线。
电气性能
使用FCP的一个主要原因是实现高速宽带互连，因此布局的早期电气分析也很关键，对时序、互扰和EMI(电磁干扰)等影响性能的因素必须进行评估和控制。
在设计早期对FCP进行电气分析能很容易地在设计完成前纠正暴露出来的问题。例如由于噪声线路造成的同步开关问题可以通过插入附加的电源及接地连接迅速修正，在设计过程中能很容易完成这类任务，而设计完成后就没有那么方便了。
FPC设计工具应包括能预测信号完整性、串扰和EMI等问题的综合电气分析能力，能对性能方面的问题进行控制和寻找解决方案，另外还具有控制网络布局、终端策略、用于阻抗控制的层叠技术以及布线规则之类的功能。虽然有些设计工具也有分析能力，但常常太过简单而不能发现相邻连线之间的相互影响作用。分析工具必需快速且易于使用，并能准确地反映出问题。
虽然MCM从未获得过商业上的成功，但它们的很多性能己在FCP中实现。与MCM一样，小型化、优良的电气性能和更大的互连密度也是FCP追求的目标。
用FCP替代SoC为设计人员提供了一个更加经济实用的方法，将多种不同的IP及混合半导体技术组合在一起。由于FCP的制造速度比SoC快得多，所以当面市时间和快速获取利润成为主要目标时，FCP将是一个非常具有吸引力的风险控制策略。
实现FCP需要有能解决其独特设计难题的专用设计工具，这些设计工具不仅能使用户对FCP设计中的各种功能达到性能和价格上的最优，而且对整个系统功能也应能做到这一点


為符合科技產品未來朝向微小化與多功能性的需求，系統單晶片(System on a Chip, SoC)與系統封裝(System in a Package, SiP)技術，已被視為未來半導體裝置發展的兩大方向。尤其是系統單晶片(SoC)，更被視為未來數位資訊產品的關鍵技術。但發展至今，由於技術瓶頸高、生產良率低，以及研發時間與成本高昂等因素，多數製造廠商仍處於研發階段。因此，在上述因素的影響之下，強調小面積、高頻高速、低成本與生產週期短的多晶片模組封裝結構 (MCM, multi-chip module )，便成為受重視的解決方案，以協助客戶度過技術轉型階段。

富士通公司近日开发出了一种超高密度多芯片封装(MCP)技术，它能将八块芯片封装在单个MCP内。这种封装技术可应用于移动电话，数字音频/视频设备和IC卡等方面。这种八层叠MCP是利用很薄的芯片工艺和MCP技术实现的。该超薄工艺可以无须使用化学制剂就能生产出薄达0.025毫米的晶圆，从而可缩短生产周期，降低设备成本，简化生产环境。借助先进的封装技术，同时结合无铅焊球焊接封装技术就可把芯片固定在电路板的一侧或两侧。使把各种外形的芯片堆叠在一起成为可能。
日月光半導體宣佈多晶片模組封裝MP(Multi-Package)BGA已完成技術開發，並於今年第四季率先進入量產。MPBGA屬於「多晶片模組封裝結構」(Multi-chip module package , MCM package)，特點在於採用「已知良品」(Known good die)，在多個晶片個別封裝後進行測試，並先行汰除測試不合格者。此項技術的量產，除了幫助客戶度過系統單晶片(System on a Chip, SoC)尚未成熟發展的過渡階段，並可提高封裝良率、降低客戶成本，進一步提昇產品快速上市之競爭優勢。
日月光半導體研發副總經理李俊哲表示，在半導體產業的技術過渡時期，專業封測公司應掌握各項突破IC製程瓶頸的技術能力，以符合客戶在各階段的多樣化需求。李俊哲進一步說，MPBGA屬於多晶片模組封裝結構(MCM package) ，應用於需要高頻高速之整合性繪圖晶片與記憶體。相較於傳統的多晶片模組封裝結構，最大特色在於採用「已知良品」(Known good die)，技術原理為利用多個晶片個別封裝後進行測試，經測試不合格者可先行汰除，而經過測試後的良品再以表面黏著的方式將其整合在一顆封裝產品上。如此一來，不但構建系統的PCB板面積可大幅縮減，亦可降低傳統多晶片模組封裝結構之報廢率，以提高封裝良率，並進一步降低客戶成本。
現今數位資訊產品發展以整合晶片、高頻及高速為趨勢，日月光在技術研發上MPBGA封裝，已完成技術開發與生產線安裝，客戶驗證樣品於2001年第2、3季陸續送出，目前產能可達每月10萬顆，並已於第四季開始量產。
根据电子趋势出版公司(Electronics Trends Publications Inc.)所作的第六版“先进集成电路封装市场及趋势”报告，世界范围内“堆叠式(stacked)”多芯片封装(MCP)领域的收入将从2001年的1.4亿美元增加到2006年的6.72亿美元。该报告还预测世界倒装芯片封装市场规模将从2001年的27.4亿扩张到2006年的70.5亿。对于刚刚进入市场的堆叠式封装技术，可以节省母板的空间是采用该技术的主要推动力。这种封装大多是专用的小批量产品，因此采用了不同于传统的根据管脚数来定价的方法。一种方法是在普通的单芯片封装价格的基础上增加一些。
根据电子趋势出版公司(Electronics Trends Publications Inc.)所作的第六版“先进集成电路封装市场及趋势”报告，世界范围内“堆叠式(stacked)”多芯片封装(MCP)领域的收入将从2001年的1.4亿美元增加到2006年的6.72亿美元。该报告还预测世界倒装芯片封装市场规模将从2001年的27.4亿扩张到2006年的70.5亿。对于刚刚进入市场的堆叠式封装技术，可以节省母板的空间是采用该技术的主要推动力。这种封装大多是专用的小批量产品，因此采用了不同于传统的根据管脚数来定价的方法。一种方法是在普通的单芯片封装价格的基础上增加一些。